找回密码
 立即注册

微信扫码登录

查看: 1594|回复: 15

GPIO作为输出引脚,芯片进入休眠,引脚如何保持想要的电平值(如高电平)

[复制链接]

25

主题

41

回帖

323

积分

流光翡翠

积分
323
发表于 2025-3-19 11:49:41 | 显示全部楼层 |阅读模式 来自 广东深圳
information
说明:   建议参照本版块置顶帖内容输入必要信息
芯片型号: 8258
SDK及版本: V3.7.1.2_Patch_0001(PR)
配置为GPIO为作为输出引脚,那么芯片进入休眠,这个输出引脚如何保持休眠前的电平值呢?

25

主题

41

回帖

323

积分

流光翡翠

积分
323
 楼主| 发表于 2025-3-19 15:39:18 | 显示全部楼层 来自 广东深圳
有人吗?官方每天不结一下论坛的问题吗?有些问了几天都不见回答。

16

主题

36

回帖

202

积分

华贵铂金

积分
202
发表于 2025-3-19 16:07:06 | 显示全部楼层 来自 广东深圳
顶,这个IO应该与MCU没差吧,工程互勉一下

27

主题

305

回帖

974

积分

版主

积分
974
发表于 2025-3-21 17:20:28 | 显示全部楼层 来自 上海
GPIO为数字模块,休眠时会掉电。

25

主题

41

回帖

323

积分

流光翡翠

积分
323
 楼主| 发表于 2025-3-22 13:37:37 | 显示全部楼层 来自 广东深圳
那GPIO作为输出,进入休眠要保持相应的电平,解决办法是什么呢?

27

主题

305

回帖

974

积分

版主

积分
974
发表于 2025-3-28 15:41:30 | 显示全部楼层 来自 上海
Rory 发表于 2025-3-22 13:37
那GPIO作为输出,进入休眠要保持相应的电平,解决办法是什么呢?

休眠时IO数字模块会掉电,所以无法输出高电平。
但你可以试一下,在休眠前将IO设为内部上拉,通过模拟上拉维持高电平(但驱动能力可能较弱)。

2

主题

13

回帖

102

积分

荣耀黄金

积分
102
发表于 2025-6-30 17:40:55 | 显示全部楼层 来自 广东中山
请教一下楼主目前有解决方案吗?我使用的是8258芯片,目前尝试将休眠模式从DEEP_WITH_RETENTION修改为SUSPEND,但不太顺利呢
https://forum.telink-semi.cn/forum.php?mod=viewthread&tid=1044

13

主题

68

回帖

396

积分

流光翡翠

积分
396
发表于 2025-7-2 05:20:54 | 显示全部楼层 来自 澳大利亚
本帖最后由 wes58 于 2025-7-2 05:30 编辑
RedpenCat 发表于 2025-6-30 17:40
请教一下楼主目前有解决方案吗?我使用的是8258芯片,目前尝试将休眠模式从DEEP_WITH_RETENTION修改为SUSPE ...

You could add another IC to your output - for example SN74LVC1G373 Single D-Type Latch With 3-State Output. You would need to use another pin/output to enable/disable latch when you want to change your output.
This device is particularly suitable for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.
While the latch-enable (LE) input is high, the Q outputs follow the data (D) inputs. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.

2

主题

13

回帖

102

积分

荣耀黄金

积分
102
发表于 2025-7-2 10:15:00 | 显示全部楼层 来自 广东中山
本帖最后由 RedpenCat 于 2025-7-2 10:19 编辑
wes58 发表于 2025-7-2 05:20
You could add another IC to your output - for example SN74LVC1G373 Single D-Type Latch With 3-State ...

Hi @wes58,
Thank you for the reply! It's a great workaround, but unfortunately, it's not feasible in my situation.
I'm working with a
15 GPIO-pin module. I've already used 13 of them, and 3 are dedicated to LED output, which means I need 16 GPIO pins. The number of GPIO pins is insufficient.
I prefer to resolve the issue by modifying the firmware if possible, as I would like to avoid making changes to the PCB - it's shared with another design based on a Silabs module.


13

主题

68

回帖

396

积分

流光翡翠

积分
396
发表于 2025-7-2 10:30:44 | 显示全部楼层 来自 澳大利亚
本帖最后由 wes58 于 2025-7-2 11:12 编辑
RedpenCat 发表于 2025-7-2 10:15
Hi @wes58,
Thank you for the reply! It's a great workaround, but unfortunately, it's not feasible i ...

No, you need only 1 additional pin because you can connect all latch-enable pins in ICs together and control them at the same time. You keep latch enable pins high and turn it low only before going to sleep mode.
You can't really do anything with the firmware because that's the way the chip is designed - to save/reduce current usage (battery) during deep sleep
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Telink forum ( 沪ICP备17008231号-1 )

GMT+8, 2025-7-22 03:48 , Processed in 0.091194 second(s), 20 queries .

Powered by Telink 隐私政策

泰凌微电子版权所有 © 。保留所有权利。 2024

快速回复 返回顶部 返回列表